学习以太网PCB路由以优化电路路由实践

本来还有几天电子学试卷就要考试了，但当我全神贯注地玩DOTA游戏时，“Epic Kills”和“Godlike”的尖叫声一直在我耳边响起。在21世纪初，计算机转向以太网端口，这使得游戏向未来迈出了一大步。

今天，我们大多数人都通过无线方式连接到互联网。然而，以太网端口在某些应用程序中仍然是首选。通过局域网电缆传输仍然被认为比WiFi更可靠，速度更快。

不恰当的以太网路由如何影响信号性能

对于PCB设计人员来说，以太网路由是一个巨大的挑战高速如果不小心，就意味着更容易受到干扰。目前最常见的以太网速度是100mbps、1000mbps和10Gbps。即使是在最低的比率下，您也会希望集中所有的知识并在设计中小心翼翼。

不遵守任何特定规则路由的以太网设计是对灾难的邀请PCB原型．在某些情况下，测试设计的固件工程师将很难在以太网端口上建立连接。不太严重但同样令人不安的问题是连接不稳定或速度有限由于信号完整性问题．

在PCB制造和组装之后，解决以太网问题并不容易。最好在设计阶段就做好设计，以避免昂贵的后期制作问题。

以太网路由的首要考虑事项

典型的以太网设计由PHY组件和磁极组成。PHY或以太网物理层是连接链路层信号到以太网物理层模拟差分模拟信号的组件。

磁性是以太网设计中常用的术语，有助于将内部电路与来自外部LAN电缆的瞬态和共模噪声隔离。在磁体和PHY之间运行的信号轨迹是高速模拟的，对干扰非常敏感。

但你的注意力不应该仅仅集中在物理层和磁学上。大多数以太网设计都涉及到与PHY接口的微控制器的以太网MAC。该接口涉及的时钟信号在RMII协议中最高可达50 MHz，在SMII中最高可达125 MHz。您需要同样注意以太网MAC和PHY之间的数字连接。

PHY和磁学必须既不太近也不太远。

电磁干扰是以太网设计中真正需要考虑的问题，因为它涉及模拟信号和高速数字信号的桥接。驱动PHY的时钟信号和来自LAN电缆的共模噪声会对以太网信号造成干扰。因此，组件的放置和路由策略对以太网路由有重要的影响。

以太网PCB路由指南

当设计通过以太网传输的电子设备时，您需要遵守这些指导原则。

1.将晶体放置在PHY附近，并保持短的轨迹。

2.保持PHY至少25毫米，以防止电磁干扰问题。然而，PHY和磁性不应该相隔太远，因为它会衰减模拟信号。

3.确保PHY和磁之间的差分对平行布线，并且不受其他高速信号的影响。

4.PHY差动对上的上拉电阻必须放置在距离走线10毫米的范围内。

5.将去耦电容器放置在PHY的电源引脚附近。

6.确保在返回路径的差分信号下面有一个坚实的地平面。不要在分割平面上路由信号，因为那样可能会引起电磁干扰。

7.模拟差分对上不应有通孔，以防止阻抗不连续。让他们在同一架飞机上。

8.避免在PCB边缘附近布线PHY差动对，以避免来自外部元件的干扰耦合。

9.PHY和MAC之间的链路层信令应该并行路由，并保持相同的长度。

以太网差动对信号必须并行路由。

使用以太网组件进行设计是一项艰巨的挑战，但使用得当PCB设计软件可以最大限度地降低错误的风险。Cadence Allegro PCB设计帮助实现系统级设计和分析，在以太网设计应用程序中特别有用。

如果您想了解更多Cadence如何为您提供解决方案，跟我们和我们的专家团队谈谈吧．