对高速信号完整性设计考虑设计

2019年8月1日

3 d高速在急速地设计和布局

在PCB设计社区有一种说法:有些人已经担心高速设计,以及那些将很快需要担心高速设计。自从TTL和更快的逻辑的引入家庭,设计师发现,简单的PCB布局安排并不足以保持信号完整性。这些高速设备表现出特殊的信号完整性问题当他们不正常了。

设备运行甚至适度的数据速率切换速度的纳秒或者更少,每个设计师都应该认真考虑信号完整性设计考虑在高速设计。这些高速设计技术是针对确保信号保持自由的文物会导致高误比特率、时钟和串行或并行数据流在董事会保持同步,和传输线效应抑制长PCB的痕迹。

与许多高速设备,将无线功能或接口与外部模拟系统中,接地和堆栈层设计也很重要。高速设计这些方面影响EMC和接地要求,和设计师应该仔细设计层堆栈。正确的层堆栈和设备接地策略将有助于通过EMC的检查,抑制电磁干扰,并在这些混合信号设备确保信号的完整性。

是什么让一个高速PCB设备?

当大多数高速设计的工程师认为,他们想要设定一个阈值的数据率的装置。在现实中,数据传输速率不确定是否一个给定的董事会运作速度低或高。相反,信号上升时间的主要因素,决定是否一个给定的设备运行速度低或高。这意味着,董事会可以在数据率相对较低(小于1 Mbps),但它仍需要高速设计技术如果信号上升时间是非常快。

信号的上升时间影响信号完整性的三个方面:相声,传输线效应和辐射EMI。这些信号完整性问题与寄生电容和电感在相邻信号痕迹,以及跟踪的特点阻抗。设备设计为高数据率需要逻辑,更快的开关状态之间的转换。更快的上升时间会带来更强的相声,更响,更大的可能性,一个互连传输线行为。

这就是一个路由策略,impedance-controlled设计,和适当的层分层盘旋飞行成为重要的,以确保你的痕迹可以抵抗相声和EMI,以及抑制输电线路的影响。针对高速互连设计策略设计可以确保信号的完整性和抑制外部辐射EMI在更复杂的系统。

高速互连设计

连接在你的董事会随身携带你的高速信号你的董事会,应该旨在抑制或消除常见的信号完整性问题。信号完整性设计考虑,特别是对互连设计,涉及impedance-controlled路由、适当的分层盘旋飞行设计,长度匹配的宽容,和终止网络设计阻抗匹配在高速的布局。

超过和低于潜在的信号完整性问题,可以出现在高速设计

互连设计也是相关层堆栈设计作为层堆栈可以提供对EMI屏蔽确定你的痕迹的特性阻抗,痕迹之间的串扰影响,增加你的设备将通过EMC测试的机会。所有这些问题影响信号完整性在你的董事会,是否您可以实现PCB impedance-controlled路由。

对高速信号完整性设计考虑设计

所有的信号完整性问题,可以出现在一个高速板,有一些需要考虑的重要设计技术在PCB布局阶段。一个贫穷的布局会让你寻找不存在的噪声源。相反,考虑以下几点在构建您的下一个高速PCB。

高速设计PCB分层盘旋飞行

图层堆栈执行许多功能在高速设计和是一个重要的信号完整性设计考虑。到目前为止,最受欢迎的为确保信号完整性设计选择多层木板与单端跟踪路由信号直接在地平面痕迹。痕迹可以通过内部路由层,但最好是内部信号层之间的固体铜飞机防止串扰和从外部EMI屏蔽这些痕迹。利用提供的屏蔽地面飞机也可以帮助你通过EMC检查。

如果你的董事会将包括一些模拟功能与高速数字设备,你需要仔细段的数字和模拟部分你的董事会,以便模拟信号不干扰数字设备,反之亦然。你还需要仔细的路线模拟在相同模拟部分防止信号完整性问题,会影响数字信号。

阅读更多关于设计PCB分层盘旋飞行。

高速设计示例层分层盘旋飞行

输电线路在高速设计效果

真正的因素决定了特定的痕迹在你的董事会是否应该设计为传输线阻抗匹配的长度是一个源和负载之间的互连。当一个信号沿着所需的时间跟踪长于大约四分之一的信号上升时间,然后跟踪可以作为输电线路的行为。源和跟踪之间的阻抗不匹配,或加载和跟踪,将导致信号反射。

源将传播信号的信号反射回IC方案,但这通常是忽略了在高速设计作为集成电路信号反射回阻塞由于晶体管的驱动程序的结构。信号反射在负载更重要,因为他们可以导致一个响欠阻尼的痕迹。响是指瞬态振荡在跟踪,其固有频率振荡瞬态信号。这就是一系列终端电阻负载对完全阻尼很重要的跟踪和抑制振铃。

如果你想了解更多关于输电线路的影响,读到设计和模拟一个阻抗匹配网络。

防止高速时钟歪斜和信号扭曲痕迹

使用高速时钟和信号需要精确匹配长度的痕迹在一群信号在一些允许公差。当信号被送到一个加载组件,需要一些特定的信号之间进行切换的时间。痕迹携带数据并行需要精确长度匹配,以确保所有信号同时到达负载。同样,痕迹与串行和并行数据流必须匹配长度时钟信号以确保负载集成电路开关在正确的时刻。任何时间倾斜时由于长度不匹配将会增加系统中的一些错误。

如果你想了解更多关于这个问题时,读到补偿倾斜长度匹配与跟踪。

长度匹配的高速设计

寄生电容和电感如何影响信号完整性

每一导电元件PCB有一些寄生电感,和多个导体一起有寄生电容。寄生现象是不可避免的,但可以减少它们对串扰的影响与创造性的设计技术。原则通过寄生耦合减少串扰的方法是路线轨迹非常接近他们的参考平面,或路由跟踪微分对。

寄生电容和电感可以成为一个主要的问题与快速上升时间(即设备。,10 Gbps或更高),即使在设计为传输线阻抗匹配的痕迹。变化或不对称在跟踪几何将创建在跟踪由于寄生阻抗不连续,从而导致反射各点沿着一条痕迹。克服这个问题回到上面提到的路由策略。痕迹应该精确匹配长度和路由,寄生在跟踪的长度是一致的,这就需要持续跟踪间距和循环区域整个互连。

这里有一些更多的信息寄生电容和电感。