利用PDN拓扑模拟进行电源完整性分析

这些电容器是任何PDN拓扑模拟的基础

电源完整性曾经是PCB设计的事后考虑，直到TTL逻辑家族开始在许多电路板上引起信号完整性问题。信号完整性问题和电源完整性是密切相关的主题;由于任何PCB的深度互联特性，一个可以影响另一个。一些基本的电源完整性问题可以通过一些简单但重要的设计考虑因素来避免，这些设计选择可以直接从原理图中验证。

真正的PDN拓扑模拟不应该局限于检查原理图中的电路行为。寄生在你的布局将影响一个真正的PDN的行为。PDN拓扑模拟中的目标验证PDN设计在宽频率范围内提供平坦的目标阻抗。任何PDN中的一些寄生效应都可以在原理图级别上得到解释，从而为进一步分析PDN提供基线。

目标PDN阻抗

由于寄生在你的板，一个PDN是纯电阻时，以直流电压供电。一个真正的PDN有一些阻抗由于寄生在板。真正的pcb使用旁路/去耦电容器来确保功率和信号的完整性，这也会影响PDN的阻抗。即使PDN在直流下运行，真正的直流电源也有一些纹波(或开关噪声)切换监管机构)，这些噪声源传播到PDN的电流取决于PDN的阻抗。

当数字IC开关时，稳压器需要提供一些额外的电流(达到其最大输出)，以便IC可以为下游组件提供输出电流。这种开关动作会产生瞬态振荡，这可以看作是PDN中电源轨道上的电压纹波。PDN设计的目标是将PDN的阻抗设置为目标值，使纹波限制在某个特定值以下(表示为所需电源电压的百分比)。应该根据下游组件的噪声裕度选择允许的纹波。目标阻抗值定义为:

PDN的目标阻抗

由于PDN的阻抗部分由寄生电感和电容决定，目标阻抗也随频率而变化。数字信号实际上是由无数个信号叠加而成的傅里叶谐波，虽然~75%的功率密度包含在信号膝盖频率以下之间(大约0.35除以信号上升时间)。

这意味着PDN的阻抗应该在尽可能宽的频率范围内保持平坦。在实际情况下，这是非常困难的，但只要PCB阻抗谱在相关频段内低于你的目标阻抗，那么你看到的电压纹波将低于你的目标值。PDN的真实阻抗将具有由共振(低阻抗)和反共振(高阻抗)组成的复杂频谱。一个例子如下所示:

PCB中PDN的阻抗谱示例。这种复杂的频谱产生的原因是PCB中的寄生电容和电感．

PDN拓扑仿真中的电源完整性

那么，这对信号和电源完整性意味着什么呢?如果你看上面的方程，我们看到如果目标阻抗值很大，那么你将有一个很大的电压纹波。您应该能够自然地看到，与PDN阻抗反谐振相对应的膝盖频率的数字信号可以引起振铃，即欠阻尼瞬态振荡在电源总线上。当一个组件反复切换时，比如用时钟，您现在正在驱动电源总线上的强制振荡。如果驱动频率与PDN阻抗抗共振匹配，那么在电源总线上就会出现强烈的电压波动。

如果大量的ic同时切换，这将导致所有其他ic所看到的电压发生显著变化。这可能会导致数字集成电路中的意外切换，从而显著增加误码率。如果您的电源总线也为模拟ic提供电源，则这种强制振荡将复制到模拟ic的输出上。这就是为什么一些设计人员会在DAC/ADC ic的电源引脚前放置一个大电感或铁氧体的原因之一，因为这有助于在暂态振荡到达电源引脚之前过滤掉它。小心使用任何用于解耦的组件(包括电容器!)，因为寄生会导致这些组件的行为RLC电路，这应该在你的模拟中考虑到(见下文)。

在PDN拓扑模拟中应该分析什么

首先，您应该使用use a检查整个PDN的IR drop电力输送网络分析仪．这将告诉您由于电源平面/导轨和地平面中的直流电阻而降低了多少电压。这还可以帮助您识别电路板中的潜在热点。你可以从你的布局中直接做到这一点。

其次，您需要设计PDN以防止振铃，并确保阻抗频谱在相关带宽上是平坦的。一个后布局仿真工具可以帮助解决这个问题，但在设计师看来，最好在基于spice的模拟器的电路设计期间做到这一点。上面提到的铃声问题可以用两种方法解决:

• 增加PDN的寄生电容或降低寄生电感。换句话说，改变你的动力平面的期望尺寸。这将调整PDN的阻尼常数和固有频率，使瞬态响应更接近临界阻尼状态，从而消除瞬态振荡。

• 如果您正在使用数字集成电路，并且不能严重地抑制电源总线中的振荡，那么可以提高PDN的最低反共振频率，使其远高于信号的膝盖频率。这可以拓宽PDN阻抗平坦的区域。

• 在PDN中添加具有足够高自共振频率的去耦/旁路电容器。注意，这有效地增加了PDN的寄生电容。然而，电容器由于自身的寄生而产生自谐振，这又会改变谐振的条件。

如果使用电容和电感进行解耦，请确保在PDN拓扑模拟中考虑到寄生。

一旦您在原理图中包含了解耦网络、旁路电容器，并考虑了电源轨道上的寄生，您将需要计算自然频率和共振频率通过模拟输入电流脉冲或使用交流扫频．你还必须考虑到self-resonance频率你的PDN中使用的电容器和电感。高质量的组件模型可能会包含这些信息，但您仍然应该检查电路模拟中是否存在这种情况。如果你的PDN包含过孔，在你的PDN中包含过孔电路模型也是一个好主意，因为任何过孔都会影响你在GHz频率下观察到的阻抗谱。

任何PDN拓扑模拟都可能是复杂的，但是当您使用正确的方法时，设计PDN以确保电源完整性的过程很容易PCB设计和分析软件包中。的仿真工具OrCAD PSpice模拟器和全套分析工具从节奏允许您模拟PDN的行为，并防止高级设备中常见的电源完整性问题。

如果您想了解更多Cadence如何为您提供解决方案，跟我们和我们的专家团队谈谈吧．