将高速PCB布局提升到一个新的水平

现在,印刷电路板布局图和以往一样具有挑战性。与此同时，现在也比以后更容易。进步在前进，很少回头。您的PCB布局是否已经超出了已知的范围，进入了未知的领域?一个全新的规范出现了，数据速率突然从兆字节变成了千兆字节?曾经被严格审查的实践现在却无法满足设计面具的要求?这些问题让我们思考如何才能在满足不断增加的边缘率的同时，还能满足围绕我们设计的更严格的功率要求和排放标准。

从会议室传来的消息是，高速数字设计开始类似于1gb /s左右的射频工作。任何每秒发生10亿次的事情，每条信息最好有一个非常清晰的开始和结束。信号沿线移动的方式从使用整个迹线转变为在横截面上观察时主要沿迹线的外周流动。围绕这一现象的因素很多;这不是一件简单的事情。这种“蒙皮效应”让我们想要在游戏中创造更多蒙皮。更宽的轨迹使我们重新计算介质厚度，以保持正确的阻抗。这就是堆叠计划。

图片来源:电路工作

让它更小

信号在精心设计的传输线上传播得非常快。即便如此，越短越好。小心放置，是同情的关键路径将使它更容易路由与设计余量。与DDR一样，在更宽的总线周围工作，这就是为什么我使用短语“小心放置”而不是压缩放置。过度拥挤的小路对信号的完整性．您自己的经验和简单地深入扇出研究将有助于为每个独特的情况找出最佳的层数和轨迹几何。考虑到一点额外的空间，使高速连接表现良好。

一旦有人解释了他们想从一个布局中得到什么，总是很容易像这样总结。“所以，你希望所有的部件都靠近在一起，而所有的路由都远离?”基本上就是这样。再一次，巧妙的放置和巧妙的扇出可以缓解密度热点，这可能需要几次迭代，而不是让它成为黄金时间。永远不要因为改进电路的流程而气馁。如果您足够幸运地看到一些模拟，以及它们是如何受到路由的小更改的影响的，那么您将获得将推动下一个设计向前发展的见解。

为下一次电压波动做好准备

电压较低的设备通常具有较低的噪声下限。不与权力斗争．在电源引脚附近放置并联电容器，重要的是，如果设备附近有接地引脚，盖子的另一边想要舒服地连接设备。从电源引脚经过电容盖再回到设备接地的整个路径都很重要，因为它形成了一个电感回路。循环越小越好。芯片可以被固定出来，这样一对特定的电源和接地引脚就是一个功能组。这样的配对可能有很多。

注意应用笔记将有助于解决电力困境。当一个公司有一个内部芯片团队时，PCB布局的架构通常由你来确定。球图分析是发现任何易受攻击或特别具有攻击性的球瓶的最佳时机。如果您能够进入评审并影响引脚位置，那么这是一个帮助高度集中的团队考虑系统架构的黄金机会。它不应该是一个陌生的概念，但对一些人来说，这个词以威化饼为结束。如果你能把XO针移到外围，那就是赢了。做好你的参考设计，你永远不知道谁会使用它们。

防止微分对变得太不一样。

设备制造商和我们的电气工程师越来越喜欢松耦合差动对。与紧耦合差分对相比，长时间运行时相互电容可能更少。差分对之间的气隙通常比轨迹本身更宽，这是紧耦合和松耦合之间的临界点。

在极端的上升和下降的时候，我们必须更加意识到保持每对中的两个成员彼此协调。正负迹线之间的额外气隙为走在曲线内部的迹线提供了更多的长度优势。S型曲线抵消了这些差异，但u型曲线却增加了差异。有时，漫游一对针的最佳方法是跑过它的目标针对，然后再回来。尽可能避免诱惑。对间偏差可以加到一毫米，这比应用程序注释通常允许的偏差大一个数量级。尽可能地平衡左右弯曲，这样就不会因为有太多相位调整颠簸而超过未耦合的长度限制。这是一种平衡行为，偏差的边际在逐渐消失。

在这种情况下，你的大师(小g)思维技巧是考虑使用动态相位控制。这需要的是在每次出现重大转折时重新调整两条轨迹。我们想要的是两种波形在整个路径的每一段上同步传播。采用较短路线的轨迹中的一个小颠簸是该技术的关键。就像我们不可能在同一条河上漂流两次一样，一个地区的情况每时每刻都在变化。我们不仅仅是相位调谐，使两个信号同时到达接收器引脚对，我们还使它们从一端到另一端保持同步。

当然，我们不想在高速轨道上留下任何过孔。也就是说，如果一个群体中的一个成员有一个或两个，那么其他成员应该在同一层上有交感神经通路和路径。相对于内层，外层会减慢信号的速度，而且它们提供的信号更少电磁干扰和物理保护用于输电线路。使用相同的拓扑结构保持相同的传播速度是很好的。几乎完全相同的痕迹更好。有一个地面通过附近的高速过渡是很好的。通过用三个或更多地通孔环绕信号通孔在z轴上创建一个同轴，是EMI抑制的下一个级别。做一件有余量的工作要花费更多的精力和时间。尝试将质量改进到失败的设计中需要付出更多的努力。投资于具有额外喘息空间的可靠设计将获得更好的回报。给你来点!